T8. Circuitos lógicos combinacionales

Lógica CMOS complementaria

Es la extensión natural del inversor CMOS que se ha estudiado hasta ahora (funciona como un inversor). Está constituido por dos bloques de transistores:

- Un **bloque P/superior** (PUN, de "Pull-Up Network") de transistores **PMOS**.
- Un **bloque N/inferior** (PDN, de "Pull-Down Network") de transistores **NMOS**.

La red PUN conecta la salida con V_{DD} cuando $F(In_1, In_2,..., In_N) = 1$. La red PDN conecta la salida con tierra cuando $F(In_1, In_2,..., In_N) = 0$.



<u>Construcción de funciones lógicas.</u>

En el bloque NMOS (PDN), se observa que los transistores NMOS conectados **en serie**, implementan (parcialmente) una función **NAND**.



A	B	F
0	0	1
0	1	1
1	0	1
1	1	0

Y los transistores NMOS conectados **en paralelo**, implementan (parcialmente) una función **NOR**.



A	B	F
0	0	1
0	1	0
1	0	0
1	1	0

En el bloque PMOS (PUN), se observa que los transistores PMOS conectados **en paralelo**, implementan (parcialmente) una función **NAND**.



A	B	F
0	0	1
0	1	1
1	0	1
1	1	0

Y los transistores PMOS conectados **en serie**, implementan (parcialmente) una función **NOR**.



A	B	F
0	0	1
0	1	0
1	0	0
1	1	0

<u>Nota:</u> Lo señalado en azul es lo que implementa el circuito.

<u>— Ejemplo:</u> Construcción de una puerta NAND de dos entradas.



A	B	F
0	0	1
0	1	1
1	0	1
1	1	0



<u>— Ejemplo:</u> Construcción de una puerta NOR de dos entradas.



A	B	F
0	0	1
0	1	0
1	0	0
1	1	0



Los bloques PMOS y NMOS son **duales**, es decir una conexión en serie en el bloque PMOS se corresponde con una paralela en el bloque NMOS y viceversa.

Leyes de De Morgan: $\overline{A + B} = \overline{A} \cdot \overline{B}$ $\qquad$ $\overline{A \cdot B} = \overline{A} + \overline{B}$.

Las puertas en lógica complementaria incluyen una **inversión**. Es decir, la salida siempre es negada (NAND, NOR, AOI,...). Además, el número de transistores necesarios para cada puerta lógica es el doble del número de entradas.

<u>— Ejemplo:</u> Implementación de una función lógica compleja, $F = \overline{D + A \cdot (B + C)}$.
Se construye paso a paso la red NMOS: $\overline{(B + C)} \rightarrow \overline{A \cdot (B + C)} \rightarrow \overline{D + A \cdot (B + C)}$.
Se crea la red PMOS dual:

- D en paralelo en la red NMOS ⇒ en serie en la red PMOS.
- A en serie en la red NMOS ⇒ en paralelo en la red PMOS.
- B y C en paralelo en la red NMOS ⇒ en serie en la red PMOS.



— Ejemplo: Implementación de un full adder,

$Suma = A \oplus B \oplus C = ABC + \overline{ABC} + \overline{AB}C + \overline{A}B\overline{C},\ Acarreo = AB + AC + BC \Rightarrow$

$\Rightarrow Suma = ABC + (A + B + C)\,\overline{Acarreo},\ Acarreo = AB + (A + B)\,C.$

A	B	C	Suma	Acarreo
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1





Retardos de propagación en la lógica CMOS complementaria.

Se toma como referencia una puerta NMOS de dos entradas:



— **Transición de baja a alta**: $0 \rightarrow 1$.

- Si ambas entradas están a 0, los transistores PMOS están en paralelo por lo que hay menor resistencia. Y el retardo:
  $t_{pLH} = 0.69 \left(\frac{R_p}{2}\right) C_L$.

- Solo una de las dos entradas está a 0, por lo que solo un PMOS conduce y hay mayor resistencia. Y el retardo:
  $t_{pLH} = 0.69\, R_p\, C_L$.

Por lo que el retardo depende del patrón de entradas.

— **Transición de alta a baja**: $1 \rightarrow 0$.

- Ambas entradas están a 1, los transistores NMOS están en serie por lo que hay mayor resistencia. Y el retardo:
  $t_{pHL} = 0.69 \cdot 2\, R_N\, C_L$.

Por lo que añadir transistores en serie ralentiza el circuito.



El **Fan-in** es el número de entradas conectadas a una puerta lógica.

Ya se vió que a mayor fan-out (número de puertas conectadas a la salida de la puerta), mayor retardo, debido a que aumenta la capacidad de carga. A continuación se ve como afecta el fan-in,





Por lo que se deben **evitar puertas con un fan-in superior a 4**.

Dimensionado de los transistores

Recordando que: $R_p \approx K_p\left(\frac{L_p}{W_p}\right)$ y $R_N \approx K_N\left(\frac{L_N}{W_N}\right)$, con K_N y K_p parámetros dependientes de la tecnología.



Si por ejemplo, $R_p = 2R_N$, para $\frac{W_p}{L_p} = \frac{W_N}{L_N}$ (es lo habitual), para conseguir $R_p = R_N$ hace falta que el transistor PMOS sea el doble de ancho (o la mitad de largo) que el transistor NMOS:

Se toma $L_N = L_{min}$ y $W_N = W_{min}$, y $\frac{W_p}{L_p} = s \cdot \frac{W_{min}}{L_{min}}$ siendo s el **factor de escalado**.
Para este ejemplo $s = 2$, por lo que $L_p = L_{min}$ y $W_p = 2\,W_N$.

- Si $s > 1$, entonces $L = L_{min}$ y $W = s \cdot W_{min}$.
- Si $s < 1$, entonces $W = W_{min}$ y $L = \frac{L_{min}}{s}$.

<u>— Ejemplo:</u> Dimensionado de los transistores en la función $F = \overline{D + A \cdot (B + C)}$.

El objetivo es tener retardos simétricos, similares (en el peor caso) a los del inversor. Se toma de nuevo el ejemplo donde $R_p = 2R_N = 2R$ para transistores de tamaño mínimo.

- El peor caso de la transición de $0 \rightarrow 1$ son tres PMOS en serie (DBC): $R_{pD} + R_{pB} + R_{pC} = \left(\frac{2R}{s_D}\right) + \left(\frac{2R}{s_B}\right) + \left(\frac{2R}{s_C}\right) = R \Rightarrow$ suponemos $s_D = s_B = s_C$, por lo que, $\frac{6R}{s} = R \Rightarrow s = 6$.

- El mejor de los casos de la transición de $1 \rightarrow 0$ son dos PMOS en serie (DA): $R_{pD} + R_{pA} = \left(\frac{2R}{s_D}\right) + \left(\frac{2R}{s_A}\right) = R \Rightarrow \left(\frac{2R}{6}\right) + \left(\frac{2R}{s_A}\right) = R$. Damos valores a s_A: $s_A = 1 \Rightarrow \left(\frac{R}{3}\right) + 2R > R$, $s_A = 2 \Rightarrow \left(\frac{R}{3}\right) + R > R$ y $s_A = 3 \Rightarrow \left(\frac{R}{3}\right) + \left(\frac{2R}{3}\right) = R$.

- El peor caso de la transición $1 \rightarrow 0$ son dos NMOS en serie (AB o AC): $R_{NA} + R_{NB} = \left(\frac{R}{s_A}\right) + \left(\frac{R}{s_B}\right) = R \Rightarrow$ suponemos $s_A = s_B$, entonces, $\left(\frac{2R}{s}\right) = R \Rightarrow s = 2$.

- El mejor de los caso de la transición $1 \rightarrow 0$ es un NMOS (D): $R_{ND} = \left(\frac{R}{s_D}\right) = R \Rightarrow s_D = 1$.

Existe un problema con la elección de PMOS, con el PMOS de abajo (D), estamos cargando demasiado la capacidad del nodo de salida. Una opción mejor se muestra entre paréntesis. De modo que la mejor solución es la que provoque una menor carga del nodo de salida.



Lógica de transistor de paso y puertas de transmisión

Las entradas primarias controlan los terminales de puerta y de fuente/drenador.

- Un conmutador NMOS se cierra cuando la entrada por la puerta está en alta (1).



X=Y si A·B='1'



X=Y si A+B='1'

- Un conmutador PMOS se cierra cuando la entrada por la puerta está en baja (0).



X=Y si $\overline{A}\cdot\overline{B}=\overline{A+B}$='1'



X=Y si $\overline{A}+\overline{B}=\overline{A\cdot B}$='1'

— **Ejemplo:** Operación AND (con NMOS)





Lógica de transistores de paso complementaria (CPL)







Las propiedades de esta lógica son:

- Las salidas y sus complementarias están disponibles simultáneamente.
- **Lógica modular:** Las puertas básicas tienen la misma estructura (sólo cambian las entradas).
- Lógica muy compacta.

Los **inconvenientes** de esta lógica son:

- Los NMOS transfieren un '0' fuerte y un '1' débil.
- Los PMOS transfieren un '1' fuerte y un '0' débil.

— **Ejemplo:** Conmutador controlando un inversor.





La entrada del inversor se queda por debajo de V_{DD}, lo que puede originar un mal funcionamiento.

Las soluciones a estos inconvenientes son:

- Usar **transistores con** $V_T = 0$. Sin embargo esto los hace muy sensibles al ruido.
- Introducir un **lazo de realimentación en la salida.**







Ejemplo: AND/NAND en CPL con realimentación.



- Usar **puertas de transmisión.**



Si C='1' ⇒ A=B



Si C='1' ⇒ A=B

<u>**Ejemplo:**</u> Multiplexo.



Si S='1' ⇒ F=A



Si S='0' ⇒ F=B